5 ビットコンパレータ回路

ビットコンパレータは、データの大小比較を行うものである。

1ビットのデータA0、B0の比較を考える。 A0、B0のとりうる値と、その大小関係を示す論理表を下図に示す。

A0、B0を入力し、その大小関係を与える回路を下図に示す。

さらに、2ビットのデータA1、A0とB1、B0を扱う場合の回路を下図に示す。

以下、ビット数が増えればこの段数を増せば良い。

実際には、専用のICを利用すれば良い。 TTLの7485は4ビットのコンパレータである。 7485のピン配列および論理表を下図に示す。

カスケード入力端子を利用すれば、4ビット以上のデータ比較もできる。 16ビットのデータ比較を行う回路を下図に示す。

参考/ 暗証番号錠

シフトレジスタとビットコンパレータを用いて、簡単な暗証番号錠ができる。回路を下図に示す。

図において、まず入室時にはキースイッチから4桁の番号が入力される。

この番号はエンコーダによってBCDコードに変換され、4桁×4ビットのデータとしてシフトレジスタに記憶される。

一方、デジタルスイッチにおいては、任意に４桁の暗証番号が設定されている。

このデジタルスイッチのデータとシフトレジスタのデータがビットコンパレータによって比較され、一致した時は開錠信号が出されると共にシフトレジスタのデータはクリアされる。

次にこの信号によりタイマが作動し、リレーが一定時間ON(またはOFF)となり、アクチュエータ(例えば電気錠)が作動する。

また、退室時には、プッシュスイッチによって同様に開錠が行われる。